Front end of line (FEOL)

front end of line (FEOL) adalah bagian pertama dari fabrikasi IC di mana masing-masing komponen (transistor, kapasitor, resistor, dll) dipola dalam substrat semikonduktor. FEOL umumnya mencakup semuanya hingga (tetapi tidak termasuk) pengendapan lapisan interkoneksi logam.^[1]^[2]

Deskripai[sunting | sunting sumber]

Dalam pembuatan IC, berbagai proses terlibat. Silikonnya berbentuk wafer tipis. Wafer Si mungkin berdiameter 200 mm dan tebal 0,45 mm, atau diameter 300 mm dan tebal 1 mm. Saat ini sebagian besar produsen menggunakan wafer 300 mm, sementara beberapa masih menggunakan wafer 200 mm. Jadi, wafer tipikal akan berukuran sebesar piring, tetapi ketebalannya lebih kecil. Bahannya rapuh dan karenanya harus ditangani dengan hati-hati. Meskipun ketebalan wafer setidaknya 0,45 mm, transistor dibuat dalam mikron pertama atau kurang. Jadi, hanya 0,1% dari seluruh ketebalan wafer yang digunakan. Sisanya digunakan terutama untuk kekuatan mekanik. Jika wafer dibuat dengan ketebalan yang lebih kecil, kemungkinan besar wafer akan mudah pecah saat dipegang. Atom silikon tersusun secara periodik dan ini disebut silikon kristal tunggal. Jika struktur kristal bersifat periodik untuk jarak yang pendek (misalnya mikron) tetapi jika terdapat putus pada jarak yang lebih jauh maka disebut polikristalin. Jika jarak antar atom bervariasi bahkan dalam jarak pendek, maka atom tersebut amorf. Untuk industri IC, silikon kristal tunggal digunakan sebagai bahan dasarnya.

Transistor dibuat pada wafer dengan menambahkan bahan tertentu (seperti boron atau fosfor). Kita akan mempelajari detailnya di bab-bab selanjutnya. Setelah transistor dibuat, transistor harus dihubungkan dengan benar menggunakan kabel penghantar. Kabel juga harus diisolasi. Jika tidak, akan terjadi korsleting dan chip tidak akan berfungsi. Dahulu alumunium digunakan sebagai bahan penghantar, namun kini tembaga digunakan sebagai konduktor. Ini disebut “interkoneksi”. Insulator yang digunakan sebelumnya adalah silikon di oksida, namun kini bahan baru yang disebut bahan “k rendah” digunakan dalam chip tingkat lanjut. Ini biasanya bahan organik, yang memiliki konstanta dielektrik rendah.

Pada jalur produksi, transistor dibuat terlebih dahulu baru kemudian dibuat interkoneksinya. Proses pembuatan transistor disebut Front End Of Line (FEOL) dan proses pembuatan interkoneksinya disebut Back End Of Line (BEOL). Meskipun transistor dibuat dalam satu tingkat (satu lapisan) wafer, interkoneksinya tidak dapat dibuat dalam satu tingkat, karena sambungannya sangat kompleks. Interkoneksi dibuat dalam 4 level atau lebih dan beberapa chip tingkat lanjut menggunakan hingga 9 level interkoneksi.

Langkah[sunting | sunting sumber]

Untuk proses CMOS , FEOL berisi semua langkah fabrikasi yang diperlukan untuk membentuk elemen CMOS terisolasi:

Memilih jenis wafer yang akan digunakan; Planarisasi kimia-mekanis (CMP) dan pembersihan wafer.
Isolasi parit dangkal (STI) (atau LOCOS pada proses awal dengan ukuran fitur > 0,25 μm);
Pembentukan sumur;
Pembentukan modul gerbang ;
Pembentukan modul sumber dan saluran .

Terakhir, permukaan diperlakukan untuk mempersiapkan kontak untuk metalisasi selanjutnya. Ini mengakhiri proses FEOL, yaitu semua perangkat telah dibuat.

Mengikuti langkah-langkah ini, perangkat harus dihubungkan secara elektrik sesuai jaringan untuk membangun rangkaian listrik. Hal ini dilakukan di bagian belakang baris (BEOL) . BEOL dengan demikian merupakan bagian kedua dari fabrikasi IC di mana masing-masing perangkat dihubungkan.

Lihat pula[sunting | sunting sumber]

Referensi[sunting | sunting sumber]

^ Karen A. Reinhardt and Werner Kern (2008). Handbook of Silicon Wafer Cleaning Technology (edisi ke-2nd). William Andrew. hlm. 202. ISBN 978-0-8155-1554-8.
^ "FEOL (Front End of Line: substrate process, the first half of wafer processing) 1. Isolation | USJC：United Semiconductor Japan Co., Ltd". USJC：United Semiconductor Japan Co., Ltd. | 三重県桑名市の300mm半導体ウェーハ工場を製造拠点にしたファウンドリ専業メーカーです。超低消費電力、不揮発メモリなど先進テクノロジーを世界中のお客様に提供しています。 (dalam bahasa Jepang). 2019-02-22. Diakses tanggal 2022-09-27.

"CMOS: Circuit Design, Layout, and Simulation" Wiley-IEEE, 2010. ISBN 978-0-470-88132-3. pages 177-178 (Chapter 7.2 CMOS Process Integration); pages 180-199 (7.2.1 Frontend-of-the-line integration)
"Fundamentals of Layout Design for Electronic Circuits", by Lienig, Scheible, Springer, DOI:10.1007/978-3-030-39284-0 ISBN 978-3-030-39284-0, 2020. Chapter 2: Technology Know-How: From Silicon to Devices, pages 78-82 (2.9.3 FEOL: Creating Devices)

[1] Karen A. Reinhardt and Werner Kern (2008). Handbook of Silicon Wafer Cleaning Technology (edisi ke-2nd). William Andrew. hlm. 202. ISBN 978-0-8155-1554-8.

[2] "FEOL (Front End of Line: substrate process, the first half of wafer processing) 1. Isolation | USJC：United Semiconductor Japan Co., Ltd". USJC：United Semiconductor Japan Co., Ltd. | 三重県桑名市の300mm半導体ウェーハ工場を製造拠点にしたファウンドリ専業メーカーです。超低消費電力、不揮発メモリなど先進テクノロジーを世界中のお客様に提供しています。 (dalam bahasa Jepang). 2019-02-22. Diakses tanggal 2022-09-27.

[1]

[2]